トップ｜基本情報｜トピック｜スタッフ｜研究内容｜研究業績｜研究設備｜活動歴史｜講義｜研究室｜
我々の研究室では、走査型プローブ顕微鏡（Scanning Probe Microscope: SPM）や電子線露光（Electron-Beam Lithography: EBL）を中心に、ナノメートル級の超微細加工技術を開発・駆使しながら、ナノテクノロジーやナノエレクトロニクスに関する研究活動を展開しています。
具体的には、原子を制御するナノテクノロジーを用いて、原子や電子を1個ずつ操作することが可能なナノエレクトロニクスシステムの研究や、機械学習や人工知能などの知能情報処理技術の支援による量子系（単電子帯電構造、トンネル接合、原子接合）での量子状態の制御に関する研究を行っています。
これらの技術をもとに、最近では、ナノギャップを用いて脳のシナプスを模倣したニューロモルフィックデバイスの開発や、量子計算機における量子・古典ハイブリッドアルゴリズムを用いた組み合わせ最適化手法による量子実験系での実験パラメータ探索と原子接合の作製、量子計算機（量子アニーリングマシン）を模擬したFPGA実装型イジング計算機の実現と応用について検討しています。
以下に、代表的な研究内容のキーワードと簡単な解説を示します。また、実際の研究発表に関するタイトル詳細は、研究業績の国内会議や、トピックなどをご覧ください。
人間の身体や、世界・自然・宇宙など、すべては量子でできています。量子とは物質やエネルギーの最小単位であり、原子は量子から構成され、電子もまた量子です。現在のナノテクノロジーと呼ばれる技術は原子を1個単位で制御し、さらに、ナノエレクトロニクスでは電子を1個ずつ操作しています。しかし、原子や電子の制御はとても難しく、その理解には量子力学と呼ばれる新しい物理学が必要です。これらの研究は、量子計算機を現実のものとしつつあります。
我々の研究室では、原子や電子を1個ずつ操作する究極的な研究を行っています。それには、量子力学の知識や実験の技能・経験など、膨大な知見や技量を身に付ける必要があります。一方、近年、人工知能の性能も大きく向上してきました。そこで我々は、量子の世界の難しい研究を人間が行うのではなく、適切に設計された人工知能(マシン)に実行させることを考えています。
人工知能に支援された量子状態の制御技術が量子デバイスを自律的に作製し、量子計算機のような強力なコンピュータを生み出す。それがより高等な人工知能を表現し、より高度な量子計算機を生み出す。将来、人間ではなくマシンが研究活動を行うかもしれませんね。
CHIP GALLERY (SEVERAL TYPES/KINDS OF
CHIPS FABRICATED IN THE LAB)
KEYWORDS/RESEARCH TOPICS
Nanofabrication: Scanning Probe Microscopy (SPM),
Atomic Force Microscopy (AFM), SPM Local Oxidation Nanolithography, SPM
Scratching Nanolithography, Electron-Beam Lithography
Nanodevices: Single-Electron Transistor (SET),
Ultra-Small Tunnel Junction, Quantum Point Contact (QPC), Ferromagnetic
Nanostructure, Atomic Junction, Artificial Flexible Graphite Thin Film, Strain
Sensor Based on Thin Graphite
Interesting Physical Properties: Single-Electron Charging
Effects, Electromigration (Voltage-Controlled, Field-Emission-Induced),
Magnetoresistance (MR), Anisotropic Magnetoresistance (AMR), Tunnel
Magnetoresistance (TMR), Domain Wall Magnetoresistance (DWMR), Spin
Injection/Current Induced Magnetization Reversal, Human Physiological Signal,
Human Motion Detection, Vital Signs Sensing, Ising Spin Model, New Computing
Architecture, Combinatorial Optimization Problem, Simulated Annealing, Quantum
Annealing, Ising Computing
OUR GROUP'S RESEARCH
focuses on
fabrication of nanodevices and measurement of their electronic and magnetic
properties at low to room temperatures and includes new nanofabrication
techniques, magnetoresistance properties in ferromagnetic nanodevices and
transport properties of electrons through Si and metallic/ferromagnetic
nanostructures such as quantum dots, atomic junctions and nanoconstrictions.
Furthermore, new computing architectures using Ising spin model implemented on
FPGA are also investigated. Monitoring human physiological signals using
artificial flexible graphite thin films are recent research topics in our
group.
SHIRAKASHI
GROUP -Nanoelectronics, Nanofabrication and
Nanolithography-
BRIEF DESCRIPTION OF OUR
RESEARCH TOPICS (PARTIALLY)
PhD DISSERTATION
February, 2019, M. Ito:
STUDY ON
INTEGRATION OF ROOM-TEMPERATURE OPERATIONAL SINGLE-ELECTRON TRANSISTORS BY
ELECTROMIGRATION IN SERIES-CONNECTED NANOGAPS
February, 2018, M. Yagi:
STUDY ON IN
SITU MEASUREMENTS OF ELECTROMIGRATED METALLIC NANOCONTACTS USING ATOMIC FORCE
MICROSCOPY
August, 2017, R. Suda:
STUDY ON
REDUCTIVE DEPOSITION OF THIN FILMS BASED ON BALLISTIC ELECTRON INCIDENCE
February, 2011, S. Nishimura:
STUDY ON
ADVANCED LITHOGRAPHY TECHNIQUES USING SCANNING PROBE MICROSCOPY FOR FABRICATION
OF NANOSCALE Si DEVICES
February, 2010, Y. Tomoda:
STUDY ON
PLANAR-TYPE FERROMAGNETIC NANOSCALE DEVICES FABRICATED BY NOVEL NANOFABRICATION
TECHNIQUES
POSTER GALLERY
[28] ナチュラルコンピューティングを用いた新型計算機の開発
[27] 低コストなバイタルサインセンシング技術
[26] Field-Emission-Induced
Electromigration for Integration and Control of Nanogaps
[25] Fabrication
of Nanogaps Using Field-Emission-Induced Electromigration with Alternating
Current Bias
[22] Investigation
of Electromigration in Micrometer-Scale Metal Wires by In-Situ Optical
Microscopy
[20] 電界放射電流誘起型EMによる単電子トランジスタの集積化の検討
[19] 電界放射電流誘起型EMにより作製した単電子トランジスタの特性制御
[18] パッシベーション処理を施したナノギャップ電極における電界放射電流誘起型EMによる特性制御の検討
[17] 電界放射電流誘起型EMにおける新たな通電手法の検討
[16] CCD近赤外イメージングによる金属細線の温度測定の検討
[15] 光学顕微鏡その場観察による金属細線チャネルでのエレクトロマイグレーションの検討
[14] 分割型電圧フィードバックエレクトロマイグレーションによるNiナノチャネルの磁気抵抗特性制御
[13] 分割型電圧フィードバックEMによる金属ナノチャネルの抵抗制御性の向上に関する研究
[12] 分割型電圧フィードバックEMによるマイグレーション過程の検討
[10] 電界放射電流誘起型EMにより作製した強磁性トンネル接合における磁気抵抗特性
[9] Magnetoresistance
Properties of Planar-Type Ferromagnetic Tunnel Junctions with Vacuum Barriers
Fabricated by Field-Emission-Induced Electromigration (Selected for the Best Poster Award of ChinaNANO2009)
[7] Control
of Tunnel Resistance of Si Nanogaps Using Field-Emission-Induced
Electromigration
[6] Improvement
of SPM Local Oxidation Nanolithography on Size Controllability of Si Oxide
Wires
[5] 10
Micrometer-Scale SPM Local Oxidation Lithography (Selected for the Poster Award of TBN2008)
[4] Nanoscale
Patterning of NiFe Surface by SPM Scratch Nanolithography
[3] Control
of Channel Resistance on Metal Nanowires by Electromigration Patterning Method
[2] Magnetoresistance
Properties of Planar-Type Ferromagnetic Nanostructures
[1] Multiscale
SPM Lithography
走査型プローブ顕微鏡（SPM）を用いたナノスケールリソグラフィー
Nanolithography Using
Scanning Probe Microscopy (SPM)
|
SPM探針直下に誘起された局所反応場を制御することで、数ナノメートル～数マイクロメートル級の構造体を作製することが可能なリソグラフィー技術の開発を行っています。 特に、SPM局所酸化法では、得られたSi酸化物細線の幅が10nm以下～2.5μmにわたる制御性の確立に成功しています。 また、SPMスクラッチ法では、幅が20nm以下のグルーブや30nmピッチのライン&スペース構造の作製に成功しています。 |
|
Scanning probe microscopy (SPM)-based lithography at the micro- and
nano-scales is presented. Our method in SPM local oxidation involves two SPM
tips, one having a robust blunt tip, a “micrometer tip”,
and the other having a sharp tip, a “nanometer tip”. In tapping mode SPM local oxidation, Si oxide wires with sub-10 nm
resolution were produced by precisely tuning the dynamic properties of the
nanometer tip. In order to perform large-scale oxidation, SPM tip with a
contact area of µm2, which is about 104 times larger than
that of the conventional nanometer tip, was prepared. Furthermore, we explore the
possibility of performing the sub-20 nm lithography of Si surfaces using SPM
scratching with a diamond-coated tip. SPM-based lithography plays an important
role for bridging the gap between micro- and nano-scales.
プレナー型強磁性ナノスケールトンネル接合
Planar-Type Ferromagnetic
Tunnel Junctions (Planar-MTJs)
|
強磁性体で作製された極微小なトンネル接合では、単電子帯電効果とスピン依存トンネル効果の相互作用により、電荷とスピンが特異な振る舞いを示します。 我々が開発しているユニークな超微細加工技術により、プレナー型構造の強磁性トンネル接合を作製し、電気的・磁気的特性を検討しています。 SPM局所酸化法で作製したNi系トンネル接合では、17Kという低温ではありますが、100%を越える磁気抵抗効果を観測しています。 |
|
Nanometer-scale oxide wires were fabricated by local oxidation
nanolithography using scanning probe microscope (SPM). This technique was
applied to the fabrication of planar-type Ni/Ni oxide/Ni ferromagnetic tunnel
junctions. In order to induce magnetic shape anisotropy, asymmetrical channel
structure was patterned by conventional photolithography and wet etching
processes. The magnetoresistance (MR) characteristics were clearly shown in the
planar-type Ni/Ni oxide/Ni ferromagnetic tunnel junctions. MR ratio of above
100 % was obtained at 17 K. This result suggests that the local oxidation
nanolithography using SPM is useful for the application to planar-type
ferromagnetic tunnel junctions.
強磁性単電子トランジスタ
Ferromagnetic
Single-Electron Transistors (FMSETs)
|
強磁性ナノスケールトンネル接合からなる強磁性単電子トランジスタ素子やシステムの提案・検討を行っています。 容量結合型、抵抗結合型、RC結合型という3種類の基本素子構造の提案と数値計算による電気的・磁気的特性の予測を行い、実際の素子構造の作製と素子特性の検討を行っています。 強磁性単電子トランジスタでは、電子の2自由度（スピン・電荷）を制御できる可能性があり、ユニークな磁気抵抗特性の発現・制御を通して、高性能なメモリーシステムの実現が期待されます。 |
|
We study quantitatively the operation of ferromagnetic single-electron
transistors coupled to the controlling gate potential by the gate resistance
and gate capacitance in series. In this type of the device, several metastable
charge states are possible within the Coulomb blockade range. The enhancement
and hysteresis of tunnel magnetoresistance on the drain and gate voltages are
predicted. Inelastic macroscopic quantum tunneling of charge and the existence
of several charge states play an important role for the unique behavior of the
tunnel magnetoresistance. This implies that RC-coupled ferromagnetic
single-electron transistors have a new functionality as novel magnetoresistive
nanostructure devices.
Si系単電子トランジスタ
Si-Based Single-Electron
Transistors (Si-SETs)
|
Siを用いた単電子トランジスタ技術は、現状の半導体集積回路技術との整合性という観点から非常に重要です。 SOI (Silicon on Insulator) 基板を用い、室温動作が可能なSi系単電子トランジスタを従来の半導体プロセスを通して比較的簡便に作製することができる技術を開発するとともに、得られた素子特性の室温での評価から、当該技術の有用性を検討しています。 |
|
Single-electron charging effects are studied in Si-based single-electron
transistors (Si-SETs) at room temperature. The SETs were first fabricated by a
conventional Electron-Beam (EB) lithography method. Then the miniaturization of
tunnel junctions was further performed by scanning probe microscopy (SPM)-based
nanolithography techniques such as SPM local oxidation and SPM scratching.
Ultra-low capacitance tunnel junctions were easily obtained by utilizing both
kinds of nanofabrication processes, which realizes room temperature operation
of Si-SETs.
エレクトロマイグレーションを用いた室温動作単電子デバイスの簡便な作製技術
Controlled Electromigration
for Nanodevice Fabrication/Integration (Activation)
|
単電子デバイスでは、その極微細な構造を如何に制御された形で素子構造として具現化するか、が問われます。室温動作を目指す場合、10nm以下級の構造体を高い制御性のもとで確実に作製する技術が必要となります。 エレクトロマイグレーションを用いることで、室温動作が可能な単電子デバイスを簡便に作製することができる新しい技術（アクティベーション法）を総合的に開発するとともに、得られた素子特性の評価から、当該技術の有用性を検討しています。 |
|
We report a simple and easy technique for the fabrication of nanogaps
with the separations of less than 10 nm. This technique is based on
electromigration induced by field emission current. Here, we investigated the
dependence of tunnel resistance on the shape of nanogap electrodes and initial
gap separation. The initial nanogap electrodes having asymmetrical shape with
the separation of 30-60 nm were fabricated by electron-beam lithography and
lift-off process. In the nanogaps with asymmetrical shape, the tunnel
resistance was controlled by the magnitude of the preset current during
field-emission-induced electromigration and decreased from the order of 100 TΩ to 100 kΩ with increasing the preset current from 1 nA to 150 µA. This
tendency was quite similar to that of nanogaps with symmetrical shape.
Furthermore, the tunnel resistance after the electromigration was less
dependent on the initial gap separation and was completely determined by the
preset current. This result suggests that it is possible to perform the control
of tunnel resistance of nanogaps by field-emission-induced electromigration.
エレクトロマイグレーションを用いたAu原子接合の作製と量子化コンダクタンスの制御
Ultrafast
Feedback-Controlled Electromigration Using a Field-Programmable Gate Array
(FPGA-Based FCE)
|
原子スケールのナノギャップ電極を作製する手法として、エレクトロマイグレーションの発現強度を印加電圧のフィードバックにより調整するフィードバック制御型エレクトロマイグレーション（FCE）法が知られています。 本研究では、Field-Programmable Gate Array (FPGA)
を用いた超高速FCE法により、マイクロ秒オーダでのAu原子の移動制御手法を確立し、原子接合の作製や量子化伝導の自律的な制御を検討しています。 |
|
Feedback-controlled electromigration (FCE) has been a useful technique
for creating nanoscale gaps between metal electrodes. In general, it is
considered that the fabrication of nanogaps by the conventional FCE method
using a microprocessor-based control system is a very time consuming and slow
process. Here, the authors propose an ultrafast FCE method using a
field-programmable gate array (FPGA) to immediately and precisely control the
channel resistance of metal nanowires at room temperature. Using the ultrafast
FCE method based on an FPGA, the channel resistance of Au micrometer wires was
precisely controlled from 100 to 10,000 Ω within 1 sec at room temperature, and
without catastrophic breaks of the Au micrometer wires. Furthermore, the total
process time of the FPGA-based ultrafast FCE procedure was considerably
shortened without degradation of the controllability of the channel resistance
of the Au micrometer wires, and is 1,000 to 10,000 times shorter than that of
conventional FCE. These results imply that ultrafast FCE using an FPGA can
precisely and stably control the channel resistance of Au micrometer wires with
a shortened process time.
人造黒鉛シートによる歪変位センサを用いた生体情報モニタリングデバイスの開発
Monitoring Human Physiological Signals Using Artificial Flexible
Graphite Thin Films
|
本研究では、高い柔軟性を有し加工が容易な人造黒鉛シートに着目し、低コストかつ高感度な歪センサの開発と生体情報モニタリングデバイスとしての応用を検討しています。 関節動作、足底荷重分布、脈派、呼気、表情の変化など、人体の活動に伴う膨大なバイタルサイン情報をコンピュータで学習させ、"Real-Time Health Management System"を提案・検討しています。 |
|
In this study, the electrical properties of thin graphite wires were
investigated for strain sensors. The thin graphite wires were simply and easily
fabricated from pyrolytic graphite sheet, which can be formed by firing a
polymer film (such as a polyimide film) at high temperatures. The resistance of
the thin graphite wires increased under increasing tensile bending strains, and
decreased under increasing compressive bending strains. Notably, the
sensitivity of the sensors increased when the thickness of the thin graphite
wires was reduced. This property was investigated via modeling of the
strain-induced changes in the overlap area and conduction pathways of the graphite
flakes. Multiple-cycle tests were carried out to evaluate the long-term
stability of the thin graphite wires; specifically, the electrical response was
monitored under repeated cycling, for approximately 1,000 cycles. The thin
graphite wires were assembled on ultra-thin gloves to fabricate data gloves
that could detect finger motions. The results of this study indicate that the
thin graphite wires that were simply and easily fabricated from pyrolytic
graphite sheet have great potential for a wide range of applications, including
human motion detectors.
物理現象を模擬した新しい概念のコンピューティング技術の開発
A New Computing
Architecture Using Ising Spin Model Implemented on FPGA for Solving
Combinatorial Optimization Problems
|
従来のノイマン型コンピュータでは「組み合わせ最適化問題」を効率的に解くことは難しいことが知られています。この問題を現実のコスト・時間スケールで解くことができれば、人工知能の開発や大規模で複雑化した社会システムの最適化を達成することができます。 近年、組み合わせ最適化問題を解くために、強磁性体でのスピンの振る舞いを表現する「イジングスピンモデル」が注目を集めています。本研究では、イジングスピンモデルをFPGAに実装し、自然界のエネルギー収束動作を模擬した新しい（非ノイマン型）コンピューティング技術のハードウェア化（イジングスピン計算機）と組み合わせ最適化問題への適用を検討しています。 |
|
It is well known that Ising spin model represents the physical properties
of ferromagnetic materials in terms of statistical mechanics. In this model,
the spin states are varied in order to minimize the system energy
automatically, by the interaction between connected adjacent spins. The system
Hamiltonian H, the total energy of the system, is described using the following
formula: H = ‒ ∑Jijσiσj ‒ ∑hiσi, where σi and σj represent spin states (+1 or ‒1) at
neighboring site i and j, Jij is the interaction coefficient between spins, and
hi is the external magnetic field coefficient. Recently, the new computing
architecture called Ising computing has been proposed using superconductors and
CMOS circuits, in order to simulate the Ising spin model, in which this method
maps the combinatorial optimization problems to the ground state search of the
model. Here, a new computing architecture using Ising spin model was
implemented using logic gates, and the Ising computing based on logic gates was
investigated to solve combinatorial optimization problems.
Top｜Information｜Topic｜Staff｜Research｜Publication｜Facility｜History｜Class｜Lab｜
COPYRIGHT (C) 2004
国立大学法人東京農工大学 大学院工学研究院 白樫研究室
SHIRAKASHI GROUP
ALL RIGHTS RESERVED.